siskanakのブログ

エルピーダメモリ- 00L -液浸露光②ニコンvsオランダASML(2003～

Sun, 18 Dec 2005 09:56:09 +0900

ニコンとオランダASMLの訴訟合戦，3地域で訴え合う格好に
(Jan 21,2003)

オランダASM Lithography社のASML Holding NVは，
ニコンに対する新しい二つの特許権侵害訴訟を起こしたと1月20日に発表。

両社の特許係争は，2001年12月に米国でニコンがASMLを訴えたことに端を発する。

その後ASMLが米国で反訴する一方，日本でニコンを訴えた。

これに対抗してニコンが日本と韓国でASMLを訴えていた。

今回ASMLは，2003年1月15日に韓国スウオン地方裁判所で
ニコンとその韓国子会社であるNikon Precision Korea Ltd.を訴え，
2003年1月16日に東京地方裁判所でニコンに対する補足告訴を起こした。

これらの訴訟を通じ，ASMLは日本と韓国でASMLの特許を侵害する露光装置の製造および販売の中止を求めている。

マスクに対するウエーハの位置合わせの測定に関するASMLの特許が対象。

今回の訴訟により，
ニコンとASMLは米国，日本，韓国の3地域で互いに訴え合う格好になった。

(Source from techon.nikkeibp) (Jan 21,2003)
http://techon.nikkeibp.co.jp/members/01db/200301/1010665/

==

ニコンvsオランダASML，第1ラウンドはASMLの勝ち
(Jan 30,2003)

米国国際貿易委員会（ITC）は，
ニコンがオランダASM Lithography（ASML）社を米国関税法第337条に基づいて提訴していた案件に関し，仮決定を下した。

この仮決定においてITCの行政判事は，ニコンによるASML製露光装置の米国への輸入を禁止する排除命令の請求は棄却されるべきであると勧告した。

この案件では，ニコンと米国子会社である米Nikon Precision Inc.，米Nikon Research Corporation of Americaの3社が，オランダASML，その持ち株会社オランダASM Lithography Holding N.V.，米国子会社の米ASM Lithography, Inc.の3社を特許侵害で訴えていた。

今回の仮決定に対し，ニコンは「当社はこのたびの仮決定は誤っていると考えており，ITCが今回の仮決定を再審査するよう，規則に基づき申し立てを行います。
ITCによる調査手続きの中で提出された証拠により，2003年4月29日までになされる本決定では，当社に有利なものになることを確信しています」とコメントしている。
一方，ASMLは「われわれは今回の決定に非常に満足します」（同社President and CEOのDoug Dunn氏）とコメントした。

(Source from techon.nikkeibp) (Jan 30,2003)
http://techon.nikkeibp.co.jp/members/01db/200301/1010668/

==

ニコンとASMLの訴訟,再審査申し立て棄却でニコンはCAFC控訴
(Mar 18,2003)

米国国際貿易委員会（ITC）は，
ニコンがオランダASM Lithography（ASML）社を米国関税法第337条に基づいて提訴していた案件に関し，ニコンが要求していた仮決定の再審査をしない決定を下した。

これにより，仮決定の内容がそのまま本決定になる。

この案件では，ニコンと米国子会社である米Nikon Precision Inc.，米Nikon Research Corporation of Americaの3社が，オランダASML，その持ち株会社オランダASM Lithography Holding N.V.，米国子会社の米ASM Lithography, Inc.の3社を特許侵害で訴えている。これに関してITCは，ニコンによるASML製露光装置の米国への輸入を禁止する排除命令の請求は棄却されるべきであると勧告する仮決定を下しており，ニコンはこの仮決定を再審査するよう申し立てていた。

今回のITCの決定に対し，
ニコンはこの本決定を不服として米国連邦巡回控訴裁判所（CAFC）に控訴する意向。

一方，ASMLは「委員会は，一貫してASMLを支持する結論を提示した」
（ASMLのpresident and CEOであるDoug Dunn氏）と，
今回の決定を歓迎するコメントを発表している。

(Source from techon.nikkeibp) (Mar 18,2003)
http://techon.nikkeibp.co.jp/members/01db/200303/1010691/

==

ニコンのASMLに対する訴訟，ITCが正式決定
(Mar 25,2003)

オランダASML Holding NVは，
ニコンのASMLに対する提訴について米国国際貿易委員会（ITC）が正式の決定を受け取ったことを明らかにした。

ITCは，すでにASMLを支持する結論を下すことを決めていた。

この案件では，ニコンと米国子会社である米Nikon Precision Inc.，米Nikon Research Corporation of Americaの3社が，オランダASML，その持ち株会社オランダASM Lithography Holding N.V.，米国子会社の米ASM Lithography, Inc.の3社を特許侵害で訴えている。　これに関してITCは，ニコンによるASML製露光装置の米国への輸入を禁止する排除命令の請求は棄却されるべきとの仮決定を下し，これに対してニコンが申し立てていた仮決定の再審査要求を却下することを決めていた。

今回は，この決定に沿った正式な結論の発表である。
ニコンはこのITCの決定を不服として米国連邦巡回控訴裁判所（CAFC）に控訴する意向。

(Source from techon.nikkeibp) (Mar 25,2003)
http://techon.nikkeibp.co.jp/members/01db/200303/1010691/

==

ニコンとASMLが露光装置の特許訴訟で和解
(Sep 03,2004)

ニコンとオランダASML Holding NVは，

露光装置に関する特許訴訟に関して和解の基本条件の暫定合意に達したと発表。

アジア各国と米国で進めてきた訴訟や行政的手続きに関しては，管轄の裁判所や行政機関に一時停止を要請することで相互に合意した。

和解の基本条件にはASMLからニコンへの金銭の支払いと，両社間のクロスライセンスが含まれる。

両社は2004年9月前半をメドに，基本合意覚書の締結を予定している。

(Source from techon.nikkeibp) (Sep 03,2004)
http://techon.nikkeibp.co.jp/members/NMDNEWS/20040903/105249/

==

ニコンは今回の特許係争で事実上の勝利を収めた形となる
(Sep 30,2004)

露光装置に関する特許訴訟で係争中だった
ニコンとオランダASM Lithography（ASML）社は

2004年9月29日，和解の合意に達したと発表した。

今回の合意を受けて，
両社は2004年11月に正式に和解し，すべての訴訟を取り下げる。

両社は，ニコンが2001年12月にASMLを特許侵害で訴えて以来，3年近くにわたり計13件に及ぶ訴訟合戦を繰り広げてきた。
和解にあたり，ニコンはASMLから約96億円の和解金を受け取り，両社は露光装置の特許に関してクロス・ライセンス契約を結ぶ。
ASMLに露光装置向けの光学レンズを納入している独Carl Zeiss SMT AGもニコンに約64億円を支払い，同様のクロス・ライセンス契約を結ぶ。

ニコンは今回の特許係争で事実上の勝利を収めた形となる。

(Source from techon.nikkeibp) (Sep 30,2004)
http://techon.nikkeibp.co.jp/members/NMDNEWS/20040930/105638/

「4004」

Fri, 16 Dec 2005 08:51:06 +0900

(写真) Intel社のMPU「4004」

嶋正利

必ずと言っていいほど、新規な応用分野における特異な要求を満たすべく誕生している。

すなわち、「初めに応用ありき、応用が全てである」と言える。

　
1943年、静岡県、静岡市に生まれる

1967年、県立静岡高を経て、東北大学理学部化学第二学科を卒業

同年、　　電卓メーカーであるビジコン社(日本計算機)に入社

1969年、電卓用のLSIをインテル社に発注するために渡米
　　　　　電卓用LSIにプログラム論理方式という技法を入れることを着想し、
　　　　　　それに必要な命令体系を提案した。
　　　　　　仕様の作成と論理設計を行ったのが、マイクロプロセッサ「4004」となる

1971年、帰国したが、ビジコンを退社してリコーに入社。
　　　　　　インテル社長のロバート・ノイスのスカウトによって、翌年にはインテルに転進

(1971年4月に｢4004｣完成。　後に、Intel社は経営の悪化したビジコン社から独占販売権を買い戻す)
(Intel社は8ビット版の8008を開発。　その後、4004の開発者ファジン、嶋、ホフにより｢8080｣を開発)

1973年、パソコン誕生のきっかけともいえる「8080」を開発

(1974年2月、ビジコン社倒産。　電卓製造を始めてから9年目だった)
(倒産後も事務所を構え、台東区浅草橋にて、現在も業務を行っている)

1975年、「4004」の開発でパートナーだったフェデリコ・ファジンの創立したザイログ社に移り、
　　　　　　ベストセラーとして、現在も年間数百万個生産されている「Z80」(｢8080｣と互換)を開発
　　　　　　後に、16ビット｢Z8000｣(Intelの16ビット｢80系｣と互換なし)を開発

1979年、インテル・ジャパン・デザイン・センター社長

1986年、インテル互換マイクロプロセッサのブイ・エム・テクノロジーを設立

1991年、有限会社　嶋正利代表

2000年、会津大学にて教授

2003年、AOIテクノロジーの代表取締役社長

嶋が入社したビジコン(日本計算機)は、シャープやカシオと電卓の開発競争を繰り広げていた。
シャープやカシオは、小型化に必要な集積回路(IC)のためアメリカの企業と提携を進めていた。　
ビジコン(日本計算機)は、設立されて1年目(1969)のIntel社と提携する。

当時、日本は電卓の供給基地であり、ビジコン社はOEMビジネスに適した論理方式の電卓を模索していた。
ビジコン社が考えたのは、ビジネス電卓にも科学技術計算電卓にもビリングマシン（伝票発行機）にもテラーズマシン（銀行の端末機）にもなる電卓用LSIシステムの構成。
20桁まで計算でき、ブラウン管ディスプレイ、キーボード、プリンタ、IBMカードなどの入出力機器が増設できて、複雑なプログラミングも可能な電卓。

1969年に、嶋を含めビジコン社(日本計算機)から3人の若手技術者が、インテルに発注するために渡米。
当時のインテルは設立されたばかりのベンチャー企業、LSI電卓については何ら知識を持っていなかった。
インテルは、半導体メモリの開発に注力しており、世界初のDRAMを送り出したメモリメーカー。
そんな中で、インテルの担当者であるテッド・ホフの4ビットの演算ユニットを使って、1桁の数値表現の組み合わせで20桁の計算をするアイデアを受け入れ、嶋が仕様を作り、実際のコンピュータの動作を決める論理設計を行ったのが「4004」となる。

少年時代は化学が好きで、中学生のころ自分で火薬を調合してロケットを作っているときに指に大けがをした。
それでも化学がやりたくて東北大学でも化学を専攻。
化学工業が不況のため、教授の紹介でビジコン（当時の日本計算器販売株式会社）に入社することになる。

実家は洋品店で、静岡市の繁華街で育つ。
弓屋やダンスホールがすぐ隣手、半径200m以内に映画館が6軒もあり、映画をたくさん見た。
このことがマイクロプロセッサの設計に役立った。

「マイクロプロセッサは、見た目の美しいものが機能も美しい。
開発には、物ごとを文字で認識する能力よりも美しいかどうかを判断する力のほうが重要です」と言う。

(Source from 田中舘愛橘記念科学館)
http://gw.civic.ninohe.iwate.jp/100W/09/091/page2.htm
(Photo from 田中舘愛橘記念科学館)
http://gw.civic.ninohe.iwate.jp/100W/09/091/page2.htm

電卓のLSI化の過程で、私がｎ桁というマクロなレベルの命令を実装した10進コンピュータ・アーキテクチャを基本にしたストアードプログラム論理方式を提案し、それを受けて、インテルのホフ博士が1桁（4ビット）というマイクロなレベルの命令に置き換える方式を提案した。　さらに、私が入出力機器を含めた全システムのハードウェア回路網をソフトウェアで置き換える方式と具体的実現方法を提案した。　６万ドルという開発費を払った注文者側の私が4004の論理設計とパターン設計検証とテストプログラム設計を担当し、世界初のマイクロプロセッサ4004が誕生した。　「新時代を切り拓く技術」は、必ずと言っていいほど、新規な応用分野における特異な要求を満たすべく誕生している。　すなわち、「初めに応用ありき、応用が全てである」と言える。

創造的開発の基本は現状に決して執着しないこと。　今まで培った技術やノウハウや経験を捨てることは決して容易ではない。　しかし、経験という過去と現在を分析し、解析し、昇華させ、エッセンスだけを残し、あとは思い切って捨てるのが成功への一歩である。

世界初のマイクロプロセッサである4ビット・マイクロプロセッサ4004は、日本の電卓メーカーのビジコンと米国の半導体メーカーであるインテルとの間で、電子式卓上計算器にも使える10進コンピュ－タ用の汎用LSIを共同開発する過程で、1969年8月に発明され、1969年12月にマイクロプロセッサ4004システムの機能仕様書が作成され、1971年3月に開発に成功した。　4004の論理を、僅か2300個のトランジスタを使って構築し、3mm x 4mm のチップ面積に集積し、16ピン・パッケージに封入した。　その性能は、AM波に近い750KHzの動作周波数で、0.06MIPS（１秒間に6万の命令を実行）であり、現在のパソコンに使われている3.4GHzのPentium4の数百万分の1以下という性能だった。　マイクロプロセッサ4004は、プリンタ付き電卓ばかりでなく、伝票発行機、銀行の窓口端末機、キャッシュレジスタなどに応用された。

(Source from Visual Technology Premier Site)　(嶋正利氏のBlog)
http://v-t.jp/premier/index.php?date=20050201
(Photo from 電卓博物館)　(☆ビジコン社の詳細な情報が得られる)
http://www.dentaku-museum.com

エルピーダメモリ- 00L -液浸露光①ニコンvsオランダASML(2001～

Mon, 12 Dec 2005 10:04:34 +0900

ニコン,オランダASMLの米国で提訴,特許侵害で輸入差し止め請求
(Dec 26,2001)

ニコンがオランダASM Lithography（ASML）社を特許侵害で訴えた。

同社の米国子会社である
米Nikon Precision Inc.，
米Nikon Research Corporation of Americaの3社は，

オランダASML，その持ち株会社オランダASM Lithography Holding N.V.，米国子会社の米ASM Lithography, Inc.の3社を2001年12月21日に訴えた。

まず米国国際貿易委員会（ITC）に対し，
米国関税法第337条に基づく調査を求める提訴を起こした。

ニコンが持つステッパとスキャン露光装置に関する複数の米国特許を侵害する。
特許を侵害しているASML製露光装置の違法輸入の調査と輸入差し止めを求めた。

次に米国カリフォルニア州北部地区連邦裁判所に対し，
ニコンの保有する米国特許をASMLが侵害しているとして提訴した。

この訴訟では，ステッパおよびスキャン露光装置による特許侵害行為の停止と損害賠償を求めている。　ニコンは今回の訴訟に関し，詳細を明らかにしない。　特許番号は「ITCの調査が進む段階で公表されるはず」（同社広報部門）として明らかにせず，対象となるASML装置の範囲も示さない。　ただ今回の訴訟において，ASML製の装置を使っているLSIメーカーを巻き込む考えはないことだけは明言した。
なお，同様の訴訟を米国以外の日本や台湾，欧州などで起こすか否かに関しては，現状では未定とする。

(Source from techon.nikkeibp) (Dec 26,2001)
http://techon.nikkeibp.co.jp/members/01db/200112/1015271/

==

オランダASML社、ニコンの提訴に反論、

「特許は無効で侵害してない」
(Feb 26,2002)

オランダASM Lithography（ASML）社が，
ニコンの特許侵害訴訟に関して反論した。

ASMLは「ニコンの特許は無効であり，特許を侵害していない」と主張した。

ニコンと米国子会社である米Nikon Precision Inc.，米Nikon Research Corporation of Americaの3社は，オランダASML，その持ち株会社オランダASM Lithography Holding N.V.，米国子会社の米ASM Lithography, Inc.の3社を特許侵害で訴えている。

まず，ニコンは米国国際貿易委員会（ITC）に提訴した。

ニコンが持つステッパとスキャン露光装置に関する七つの米国特許を侵害するとし，ASML製露光装置の違法輸入の調査と輸入差し止めを求めている。

これに対し，ASMLはニコンの特許は無効であり，ASMLは特許を侵害していないとの反論をITCに提出した。

次に，ニコンは米国カリフォルニア州北部地区連邦裁判所に対し，ニコンの保有する四つの米国特許をASMLが侵害しているとして提訴している。

この訴訟では，ステッパ及びスキャン露光装置による特許侵害行為の停止と損害賠償を求めている。　これに対してもASMLは特許の無効と侵害していないことを主張していく。

(Source from techon.nikkeibp) (Feb 26,2002)
http://techon.nikkeibp.co.jp/members/01db/200202/1000270/

==

オランダASML，ニコンを独占禁止と特許侵害で訴える
(Apr 08,2002)

オランダASM Lithography（ASML）社は，
ニコンのAMSLに対する訴訟を米国露光装置市場における競争を阻害して独占しようとする動きであり，シャーマン法のセクション2に違反しているとする主張を北カリフォルニアに提出した。

さらに，ニコンがASMLの五つの特許を侵害していると訴えた。

ニコンが持つ七つの特許のうち，二つはニコンの米国特許商標庁に対する不正行為を理由に無効であり，残り五つも無効であると主張している。

今回の訴訟は，ニコンが2001年12月にオランダASM Lithography（ASML）社を特許侵害で訴えたことに端を発している。
同社の米国子会社である米Nikon Precision Inc.，米Nikon Research Corporation of Americaの3社は，オランダASML，その持ち株会社オランダASM Lithography Holding N.V.，米国子会社の米ASM Lithography, Inc.の3社を訴えた。

ニコンが持つ露光装置に関する米国特許を侵害したとして，ASML製露光装置の違法輸入の調査と輸入差し止め，さらに特許侵害行為の停止と損害賠償を求めている。
これに対してASMLは，2002年2月に「ニコンの特許は無効であり，特許を侵害していない」と主張した。

これに今回は，独占禁止の違反とニコンのASML特許侵害が加わった。

「ニコンは独占禁止法に違反しており，ASML特許を侵害している。ニコンは自身の利益のために動いており，市場競争を阻害している」とASMLのpresident and CEOであるDoug Dunn氏は主張する。

(Source from techon.nikkeibp) (Apr 08,2002)
http://techon.nikkeibp.co.jp/members/01db/200204/1000282/

==

ニコン，

ステッパーとスキャナー装置の特許侵害でASML 社を東京地裁に提訴
(Oct 10,2002)

ニコンは，同社保有の12件の日本国特許を
オランダASML Netherlands B.V.が侵害したとして，東京地方裁判所に提訴した。

該当特許を侵害しているASML社のステッパーおよびスキャナー装置の日本における特許侵害行為の停止と損害賠償を求めている。

また，ASML 社とその関連会社あわせて3社を，ニコンが保有する5件の韓国特許侵害で大韓民国ソウル地方法院に提訴した。

この訴訟ではASML社のステッパーおよびスキャナー装置の大韓民国における特許侵害行為の停止と損害賠償を求める。

ニコンは，これまでにもASML社の特許侵害に対して，米国国際貿易委員会（ITC），カリフォルニア北部地区連邦地方裁判所ですでに訴訟を行っている

(Source from techon.nikkeibp) (Oct 10,2002)
http://techon.nikkeibp.co.jp/members/01db/200210/1011187/

エルピーダメモリ --- 00K --- 「なぜ300mmウエハを採用するのか」

Mon, 12 Dec 2005 10:04:17 +0900

(写真)　300mmウエハ
わずか直径100mmの違いとはいえ、300mmウエハはかなり大きい。
これにより同じ製造プロセスならば、2倍以上のチップが製造できることになる。

「なぜ300mmウエハを採用するのか」

200mmと300mmのウエハの比較

ウエハの大きさは現在8インチ、200mmが主流となっている。
ピザでいえばちょっと小さくて、せいぜい1人前サイズだが、20年前はせいぜい4インチ、100mmであった。
半導体は、ある意味でピザ屋にも似て、お釜でウエハを焼くのが商売。
ウエハの大きさにはあまり関係なく、1枚を焼き上げるのにはほぼ同じ時間がかかる。
蛇足だが、ウエハの焼き方を記したものをレシピという点も、料理と一緒。
枚数が同じでも面積が増えれば大幅な効率アップとなる。

「半導体ベンダは不動産の業種である」と説明される。
半導体ベンダは、ある意味「面積」を売る商売。
半導体業界に席を置く人であれば、「何mm×何mmのチップ」といえば、だいたいの原価がわかる。
製造するプロセスが一緒なら、4bitマイコンだろうが、最先端のグラフィックス・チップだろうが、Pentium 4だろうが、製造原価は面積で決まる。
そのため、設計者であれば、チップ1個当たりの面積がなるべく小さくなるように設計して、コストを下げようと努力する。
また、工場の技術者であれば、単位面積あたりのコストを下げるように努力をするのだ。
同じ「面積」のチップならば、一枚のウエハで数が多く取れる方がコストを下げられる。
大きなウエハの方がコスト・ダウンにつながる。

Intelでは、
2003年から2004年にかけて300mmの本格的な稼働、
2014年には450mmの導入が予定されていることが分かる。

「300mmウエハは200mmウエハの2倍の収量」
この業界で工場の能力を測るときには、月間に作れるウエハの枚数をその指標としている。
何インチとサイズを表示すれば1枚のウエハの面積もまた分かるので、これは1カ月当たり処理できるシリコンの面積と同義。

1カ月に1万枚のウエハを処理できる2つの工場を考ると、
「片方は200mm」、「もう片方は300mm」のウエハを処理できるとすると、ウエハの面積比は単純に300／200＝1.5の2乗であるので、300mmのウエハは、2.25倍の面積を処理できる。
製造しているチップの面積が同じであれば、単純計算で300mmの方が2.25倍多くのチップが製造できる。
同じ月産1万枚といいつつも、200mm（8インチ）換算で比較すれば、
「1万枚」対　「 2万2500枚」という能力の差になる。
この差は大きい。

300mmウエハを採用すれば、同じ工場で2倍以上の生産ができるのだから、工場を増設したのと同じ効果が得られる。
工場を新たに作るとなると、製造にかかわる人も必要だし、土地や建物の維持管理も必要となる。
300mmウエハには、こうしたコストを省く効果もあることが分かる。

当然、200mmから300mmにするには製造装置の入れ替えが必要。
Intelの例では、クリーンルームから製造装置（露光装置やエッチング装置など）などで5000億円。
それだけﾌコストを引いても面積の2.25倍は効くとみている。
Intelでは、300mmウエハと0.13μmプロセスの採用により、30％のコスト・ダウンが可能だと述べている。
同じ価格でプロセッサが売れれば、30％の利益向上につながる。

この300mmウエハは誰でも使えるとはいえない。
製造に使うマスク（レチクル）が1式で1億円以上。
少し前までは500万円位であった。
出荷量の多くない特注ICなどでは採用がとれない。
x86プロセッサやゲーム専用機、メモリ、、、のように出荷数量が多く、かつ非常に高集積のものしか利用できない。
数十万トランジスタ程度の組み込みプロセッサなら、月産ウエハで2万5千枚も作れば1年以内に100億個以上が出荷できる計算。
これを何に使う？

(Source from atmarkit) (May 24,2001)
http://www.atmarkit.co.jp/fpc/rensai/zunouhoudan013/300wafer.html

エルピーダメモリ --- 00J --- 「メモリ技術」 -③-(DDR I～DDR II)

Mon, 12 Dec 2005 10:03:49 +0900

メモリ技術 -- --(DDR I～DDR II)

DDR IからDDR IIへ、DDR-SDRAM
DDR-SDRAM

「SDRAMをもっと高速に」
という要求は当然のごとく生まれたが、半導体プロセスは急速には進歩しない。
そこで考え出されたのが「DDR-SDRAM(Double Data Rate SDRAM)」

現状の半導体プロセスでは、DRAM内部の動作クロックは100MHz程度が限界。

SDRAMはこの内部動作クロックにインタフェースの動作クロックを併せたものであるが、データのやりとりを行なうインタフェース部分は、ラッチとバッファで構成されるだけなので高速動作が可能。

DDR-SDRAMはこの考えをもとに、内部速度はそのままでインタフェースの動作クロックを向上させたもの。

「　DDR I　」

DDR-SDRAMの大きな特徴として挙げられるのは、バースト転送を前提に、メモリセルとのデータのやりとりをパラレルに行なうしくみになっていること。

DDR Iでは2つのパラレルラインによりやりとりが行なわれる。

SDRAMの内部インタフェースは1本であるがDDR Iではこれを2本とし、1クロックサイクルでデータ1、2の2ワード分をラッチに取り込む(このしかけは近年のマイクロプロセッサに採用されているスーパースカラの命令フェッチと同じ)

取込まれた2つのデータは1本のインタフェースで転送されるため、内部インタフェースの倍の速度で出力される必要。

SDRAMの電源電圧は3.3Vなのに対し、DDR Iでは2.5Vを実現。

インタフェースはSDRAMとほぼ同等であるが、いくつか追加されている。

「　DDR II　」

DDR IIは2003年より量産が開始される第2世代のDDR-SDRAMで、チップ規格としてはDDR-400が、モジュール規格としてはPC3200がこれに該当。

DDR Iとの主な違いは次の表のとおりで、
コマンドインタフェースについてはDDR Iと互換性をもつ。

DDR I
動作クロック　100/133/166MHz
伝送レート　　200/266/333Mbps
プリフェッチ　 2ワード
バースト長　　2/4/8
電源電圧　　 2.5V
消費電力　　 418mW(133MHz時)
パッケージ　　TSOP

DDR II
動作クロック 200/266/333MHz
伝送レート 400/533/667Mbps
プリフェッチ 4ワード
バースト長 4/8
電源電圧 1.8V
消費電力 304mW(266MHz時)
パッケージ FBGA

DDR II採用のメモリモジュール。

モジュール規格チップ規格モジュール帯域幅動作クロック
PC3200 　　　　　DDR-400 3.2GB/s 200MHz
PC4300 　　　　　DDR-533 4.3GB/s 266MHz
PC5400　　　　　 DDR-667 5.4GB/s 333MHz

大きな特徴はプリフェッチで、DDR Iで2ライン用意された内部インタフェースが倍の4本に拡張された構造となっている。
そのためDDR IIの外部インタフェースは内部インタフェースの4倍の速度でデータ転送を行なう必要があるが、DDR Iのディファレンシャル・クロックだけでは2倍の速度しか実現できないため、DDR IIでは2倍の周波数のクロックを採用し、内部に分周回路を設けた。
つまり、DDR Iの2倍の周波数をクロック入力として外部インタフェースに用い、内部インタフェースにはこれを2分周したクロックを用いるという方法。

==

パケット方式を採用、Direct RDRAM
Direct RDRAM

Direct RDRAMは「Direct Rambus」と呼ばれる
パケット方式の外部インタフェースを採用したDRAM。

SDRAMでは基本的にRAS、CAS、データラインの3つの信号を制御することでアドレッシングが行なわれるが、Direct RDRAMではこの3つをロウパケット、カラムパケット、データパケットとして、コマンドおよびデータのやりとりを実現している。

このパケット化は、少ないポートでデータ幅を拡張できるというメリットがある。

次の図のように、SDRAMではデータ幅が固定されているため、1つのメモリモジュールであるDIMM上のチップ毎にデータラインが存在し、これを合わせて64ビットまたは128ビットのデータバスを構成している。

またコントローラ側から見ると、制御ラインもDIMM毎に用意する必要がある。

Direct RDRAMではパケット方式のラインを採用しているため、1本のデータラインと制御ラインに複数のDirect RDRAMを接続するだけで、モジュール(Direct RDRAMを用いたメモリメジュールをRIMMと呼ぶ)を構成できる。

これはモジュールの配線をシンプルにするだけでなく、ラインノイズの影響も受けにくいため、安定した高速データ転送を可能

RDRAMのもう1つの特徴として、32バンクのメモリ・セルアレイが挙げられる。

各バンクは完全に独立ではなく、2つのバンクが2つのセンスアンプを共有して切替える構造となっている。

従って、例えばバンク0をアクセスしているときはバンク1にはアクセスできない。

しかしバンクとセンスアンプを増やして1つのセンスアンプがドライブするメモリセルを減らすという構造は、内部処理速度を向上できるというメリットがある。

ただその反面、センスアンプの多さから消費電力が高くなり、またブロック図からも解るようにパケット処理のハードウエアがチップのスペースを占める割合が大きいため、単位容量における価格および消費電力、電源電圧の点からDDR-SDRAMに市場を奪われつつある。

Direct RDRAMを使用したメモリモジュール(RIMM)としては次のものがある。

モジュール規格チップ規格モジュール帯域幅動作クロック
RIMM1600　　　 PC800 1.6GB/s 400MHz
RIMM2100 　　　PC1066 2.1GB/s 533MHz
RIMM4200(32bit)PC1066 4.3GB/s 533MHz

(Source from pcweb.mycom)
http://pcweb.mycom.co.jp/news/2002/09/05/09.html

エルピーダメモリ-- 00J --「メモリ技術」-②-(高速動作のSDRAM)

Mon, 12 Dec 2005 10:03:26 +0900

メモリ技術 -- --(同期動作で高速化、SDRAM)

同期DRAMである「SDRAM(Synchronous DRAM)」が要求されるようになった。

「SDRAM」

外部インタフェースをすべてクロックに同期させることで、リード/ライトのアクセス時間を固定化し、高速動作を実現したのがSDRAM。

SDRAMの特徴の1つとして、メモリセルを独立して動作可能なブロック(バンク)に分けていることが挙げられる(マルチ・バンク・オペレーションという)

バンクは多いほど1つのセルアレイにおけるドライブ能力が向上し高速アクセスが可能となるが、センスアンプの数とドライブ性能、消費電力、集積度などが考慮された結果、4バンク構成が標準。

SDRAMのもう1つの特徴としてはコマンド方式のインタフェースが挙げられる。

前述の非同期DRAMではRAS、CAS、WEといった信号線をタイミングでコントロールしていたが、SDRAMではRAS、CAS、WE、CSの4信号をコマンドとして扱い、次のような動作を選択できるようになっている。

・MRS モードレジスタセット
・REF オートリフレッシュ
・SELF セルフリフレッシュ開始
・SELX セルフリフレッシュ終了
・ACTV ロウアドレスラッチ
・READ データリード
・WRITE データライト
・PRE 指定バンクプリチャージ
・PALL 全バンクプリチャージ

またSDRAMはバースト転送機能を持つ。
バースト転送とは、1つのアドレスを指定するだけで、次に続くアドレスのデータを連続して転送することで、例えばプログラムのように、基本的に連続した命令を取り出して実行する場合は、マイクロプロセッサ側でのアドレッシングが省略できるため、高速にデータを取り出すことが出来る。
一般的なSDRAMでは1/2/4/8回連続のバースト転送をサポートしている

行アドレスを指定してから列アドレスを指定するまでに必要とされる時間を「RAS-CASレイテンシ」、列アドレスを指定してからデータが確定するまでの時間を「CASレイテンシ(CL)」と呼ぶ。
このRAS-CASレイテンシとCASレイテンシはメモリ内部の処理速度を意味するもので、半導体プロセスによって徐々に改善されている。
通常はクロック数で表現するので、同一プロセスでも値が異なり、例えば100MHz動作のものはCL=2、133MHz動作のものはCL=3が一般的

(Source from pcweb.mycom)
http://pcweb.mycom.co.jp/news/2002/09/05/09.html

エルピーダメモリ --- 00J --- 「メモリ技術」- ① -(Static RAM)

Mon, 12 Dec 2005 10:03:06 +0900

「メモリ技術」 -- --(Static RAM)

コンピュータとしてのトータルパフォーマンスを向上させるためには、
メモリの高速化、インタフェースの高速化、外部機器の処理性能の向上が必要。

その中で特に重要なのが、メモリメモリ(RAM)の高速化。

コンピュータは、ハードディスク等からOSや各種プログラムをメインメモリに読み込み、命令をCPUに渡し処理が実行される。

いくらCPUが高速であっても、メモリが遅くては処理は進まない。
また、マルチタスクを前提としたOS環境において、タスク管理上もメモリの高速化は重要。

RAM(Randam Access Memory)は、
（１）　「SRAM(Static RAM)」と、
（２）　「DRAM(Dynamic RAM)」に大きく分けられる。

両者の違いは、データの記憶方法にある。
（１）「SRAM」は、
トランジスタによる順序回路(フリップフロップ回路)で構成され、
この回路に"1"、"0"という論理値レベルでデータが記憶される。

（２）「DRAM」は、
トランジスタ1個とキャパシタ1個で構成され、
このキャパシタに電荷を蓄えるか否かで"1"、"0"を記憶する。

（１）　「SRAM」は、
1つのセルを構成するのに4つ(またはそれ以上)のトランジスタが必要。
配線数も多く,｢消費電力が大きい｣「実装密度を上げにくい(大容量化が難しい)」といった問題がある。

しかし、トランジスタによるスイッチ回路で全てを構成するため高速動作が可能。

パソコンのメモリモジュールのように大容量を要求されるものには不向き。

プログラムをROMに持ち、RAMを作業メモリとして使用するような、一般の電子機器や、高速性が要求されるキャッシュメモリとして利用。

SRAMは、「リード(読み出し)」「ライト(書き込み)」のやりとりが非常にシンプル。

書き込むデータ(1or0)をデータ線に出力し、ワード線に電圧(Vcc)を与えてやると、トランジスタ(Tr1)のソースとドレインが導通し、データが図のP点に出力される。
P点に出力されたデータはフリップフロップ回路により保持される。
リード時はデータ線を開放して(電位が無い状態)再びワード線に電圧を与えてやると、Tr1のソースとドレインが導通し、保持されているP点のデータがデータ線に出力される。

（２）　「DRAM」の構造は、
DRAMは、前述のセルをマトリクス配置し、
カラム選択スイッチ、センスアンプ、プリチャージスイッチなどで構成される。

DRAMはSRAMと違い、キャパシタに蓄えられた微小な電荷でデータを記憶(保持)するため、リード動作も複雑で、また記憶を維持するために「リフレッシュ」という作業を行う。

後述するがDRAMのアドレッシングはSRAMのようにダイレクトにフルアドレスを指定するのではなく、ロウ(行)とカラム(列)に分けてアドレッシングを行なう。

「ライト動作」
セルへのデータ書き込みは、外部データ線にデータを開放、まず行(ワード線)を選択して電圧を与える。
次にカラム選択スイッチをONにすることで該当する列の内部データ線にデータが開放され、行の選択でFETのゲートに電圧が与えられソース-ドレイン間が導通しているセルのキャパシタに情報が記憶される(データが"1"のときに電荷が蓄えられる)

「リード動作」
DRAMのやっかいなことのひとつがリード動作。
前述のライト動作を見ると、ワード線を指定してFETのソース-ドレイン間を導通させ、キャパシタの情報を内部データ線に開放し、最後にカラム選択スイッチをONして外部データ線にデータを開放すればよいように思えるがそうはいかない。
何故ならばセルのキャパシタの容量は非常に小さなもので、そのまま外部データ線に開放するとすべての電荷が流出してしまい、データ線をドライブできないだけでなく、セルの記憶情報が紛失してしまう。

このためDRAMでは次の手順でリード動作を行なう。
1.　プリチャージスイッチをONして内部データ線をプリチャージ電源ラインと同じ電圧にする。
　　プリチャージ電源ラインの電圧はセンスアンプのスレッショルド電圧(電圧を"1"か"0"に区別するためのしきい値電圧)に設定する。

2.　プリチャージスイッチをOFFする。
　　信号線には浮遊容量(寄生容量)と呼ばれるキャパシタが存在するため、内部データ線にプリチャージされた電圧はしばらくの間保持される。

3.　ワード線を選択して電圧を与える。
　　これによりFETのソース-ドレイン間が導通し、キャパシタの情報が内部データ線に開放される。
　　内部データ線にはプリチャージ電圧が存在しているので、キャパシタに電荷がある場合(データが"1"の場合)にはスレッショルド電圧を超える電圧値に、電荷が無い場合(データが"0"の場合)にはスレッショルド電圧を下回る電圧値になる。

4.　センスアンプのコントロール端子に電圧を加える。
　　これによりセンスアンプが働き、内部データ線の電圧値をしきい値電圧を
　　基準に"1"と"0"に該当する電圧(Vp＝5Vであれば5Vと0V)に変える。
　　このときセルのキャパシタには同じデータが再度記憶される。

5.　カラム選択スイッチをONして、内部データ線の情報を外部データ線に開放する。

「DRAMの弱点」は記憶の保持
DRAMはその構造上キャパシタに蓄えた電荷が自然に消滅してしまう弱点をもつ。

DRAMのセルのFET(MOSFET)
MOSFETはGNDに接続されたP型半導体をベースに、ソース、ドレインにあたるN型半導体、ゲートにあたる酸化膜により構成されているが、N型半導体に存在する電荷はP型半導体に接続されたGNDに微小ながら流れ出してしまう(放電する)という特性がある。
したがってキャパシタの端子間電圧は徐々に低下してしまう。
そのためDRAMでは記憶を保持するためにリフレッシュというキャパシタの端子間電圧を復帰させる作業を定期的に行なってやる必要がある。

リフレッシュは前述の「リード動作の　1.　から　4.　と同じ処理」で行なわれる。

DRAMはアドレスを2度に分けて指定することによるアクセスの遅さと、リード/ライトに関係の無いリフレッシュという手間が障害となっている。
特にリフレッシュは指定されたサイクル内にすべてのセルをプリチャージするという動作を繰り返さなければならず、これを直接マイクロプロセッサで管理すると処理上の負荷が大き過ぎる。

そこでDRAMコントローラや、内部にリフレッシュタイマやアドレスカウンタを内蔵したDRAMが出現した。
これらはマイクロプロセッサの処理上の負荷は低減するものの、データのリード/ライトのタイミングが管理しにくいという問題を残したままだったため、同期DRAMである「SDRAM(Synchronous DRAM)」が要求されるようになった。

(Source from pcweb.mycom)
http://pcweb.mycom.co.jp/news/2002/09/05/09.html

エルピーダ-00I-不揮発メモリ ⑳+6 シャープの「RRAM」(2005年～)

Mon, 12 Dec 2005 10:02:48 +0900

(写真)　不揮発性RAMとして磁気抵抗を使った「RRAM」

「RRAMは次代のコア・メモリー」～シャープの町田社長
(Jan 07,2005)

次世代不揮発性メモリーとして注目を浴びる｢RRAM(resistive RAM)｣は
「次のコア・メモリーになる」。

シャープ社長の町田勝彦氏は，1月6日に東京都で開催された電子情報技術産業協会主催の新年賀詞交歓会で，このように述べた。　
RRAMは，ワーク・メモリーとしてSRAM並みの速度，ストレージ・メモリーとしてNAND型フラッシュに対抗し得るコストを実現できるポテンシャルを持つ。

シャープは，RRAMに関する論文を2002年の「IEDM」で発表し大きな注目を浴びたものの，その後は1度学会発表しただけで沈黙を続けている。

同社のメモリー事業では， NOR型/NAND型フラッシュ，DRAMなど複数のメモリーを薄型パッケージに得意のSiP技術で実装しているが，NOR型を除き外部調達となっている。
このため，ほぼすべての種類のメモリーを社内調達可能な韓国Samsung Electronics Co., Ltd.に比べて，供給やコストの面で不利であると言える。
新たなメモリー技術を早期投入できれば，このような状況を打破できる可能性がある。

ところが，そのSamsungが2004年12月の「IEDM」でシャープとは異なる材料を使ってRRAMと似た原理の「OxRRAM」について発表した。

シャープとしては「RRAMはまだ先の技術」（町田社長）と見ていたが，SamsungのOxRRAMは「意外に早く一気に製品化される可能性がある」（Samsungの発表を聞いた複数の研究者）との見方が多い。

これは「既存の半導体製造で一般的な材料を用いている」（IEDMでSamsungの発表を聞いた複数の研究者）こと，すでにSamsungが64Mビット品の開発を終えている「PRAM（OUM）の構造に近い」（この論文を読んだ研究者）ことによる。

当初，動作メカニズムが全く分からないと言われた記憶素子のCER効果についても，ノーベル賞候補と言われる東京大学教授の十倉好紀氏が率いる産業技術総合研究所のグループが急ピッチで解明しつつある。

(Source from techon.nikkeibp) (Jan 07,2005)
http://techon.nikkeibp.co.jp/article/NEWS/20050107/100280/

==

SamsungのRRAM，記憶素子材料から「意外に早く実用化か」の声
(Jan 07,2005)

韓国Samsung Electronics Co., Ltd.が，
「2004 IEDM」で発表したRRAM（resistive RAM）について
「意外に早く一気に実用化する可能性がある」との声が挙がっている。

RRAMは，「夢の次世代メモリー」と言われる
MRAM（magnetoresistive RAM）を凌ぐポテンシャルを持つ新型不揮発性メモリー。

RRAMは，電圧パルスをかけると記憶素子の抵抗値が大幅に変化し，その抵抗値が電源遮断後も維持されることを応用したメモリー。

多値化が可能な上にNAND型フラッシュ並みの小さなセル寸法，SRAM並みの高速性を実現できる。

今回，Samsungが発表したRRAMは，記憶素子に使う材料がシャープなどの開発している材料と異なり，NiOをベースにしている。

Niは，既存のシリサイド材料などに使われることから，半導体製造にとって新規の材料ではない。　また，デバイスの構造が，Samsungや米Intel Corp.などが試作を終えているPRAM（phase change RAM）と近い。　こうしたことから2004 IEDMでは，冒頭で挙げた声のように，SamsungのRRAMの早期の実用化は決して難しくないと見る研究者が多かった。

(Source from techon.nikkeibp) (Jan 07,2005)
http://techon.nikkeibp.co.jp/article/NEWS/20050107/100317/

==

「RRAMのメカニズムは半導体の常識を越える」

～産総研が現象解明へ～
(Jan 07,2005)

東京大学教授の十倉好紀氏がリーダーを務める産業技術総合研究所の
強相関電子技術研究センター（CERC）が，次世代半導体メモリーRRAM （resistive RAM）の基礎となるCER効果について，その動作メカニズム解明に向けた研究を進めていることが明らかになった。
CER効果には，半導体の常識では考えられない作用が関係している可能性がある。

CER効果は，電圧パルスの印加によって材料の抵抗値が1万～10万倍などと大幅に変化する現象である。　電圧パルスの印加を止めても変化した抵抗値は維持される。　これを応用して，不揮発性メモリーとしたのがRRAMである。　十倉氏のグループでは，この大幅な抵抗値変化が強相関と呼ばれる現象に基づくと見ている。　強相関では，ある材料が絶縁体と金属の間を半導体を経ることなく遷移する。　そのキッカケを与えるのが電圧パルスとなる。

半導体の常識と異なり，キャリアがあっても必ずしも低抵抗にはならない。キャリアが充満している状態では電子が流れず高抵抗になる。

(Source from techon.nikkeibp) (Jan 07,2005)
http://techon.nikkeibp.co.jp/article/NEWS/20050107/100315/

==

「RRAMの動作メカニズム」～メモリー・シンポより
(Jan 27,2005)

新型不揮発のRRAMの動作メカニズムに関する産業技術総合研究所の講演は，参加者の高い関心を集めた。　講演を行ったのは，産総研強相関電子技術研究センター主任研究員の澤彰仁氏。

同氏は，RRAMの動作原理に利用される現象である巨大電場誘起抵抗変化（CER：colossal electro-resistance）のメカニズムに関し，最新の研究成果を発表した。

澤氏らのグループは，CERが「強相関電子系」と呼ばれる材料に共通して見られる現象であることに着目した。　強相関電子系とは，ミクロな領域で電子が互いに強い相互作用を持ち，通常の金属や半導体とは異なる電気伝導を示す材料の総称で，NiOやPrCaMnOなどの金属酸化物がその一例である。　澤氏らは，CERが強相関電子系材料と金属電極との界面での抵抗変化に由来する現象であると予測し，PrCaMnOを金属電極でサンドイッチした素子に電圧を印加した場合の抵抗変化を調べた。

その結果，抵抗変化が電圧の印加方向に依存することから，同氏らは
「界面準位への電荷注入によって，強相関電子系材料と金属電極との界面に形成されるショットキ障壁の高さが変化すること」がCERの原因であると予測した。

トラップされた電荷が長時間保持され，不揮発性メモリーとして機能するメカニズムについて，詳細な検証を進めているとする。

(Source from techon.nikkeibp) (Jan 27,2005)
http://techon.nikkeibp.co.jp/article/NEWS/20050127/101147/

==

全方位で新型不揮発を攻めるSamsung，MRAM開発は続けるのか
(Jul 26,2005)

Samsungは，2002～2003年には開発リソースを集中するため，
開発対象を2003年末から2004年初めに絞り込む方向で検討を進めていた。

しかし，その後方針を転換し，網羅的に開発を続ける“全方位戦略”を継続中。

ただし，複数の関係者の話を総合すると，現時点では開発リソースの配分には差をつけている。　同社が最も有力視し，実用化に向けてリースをかけているのはPRAMである。

今回の分科会では，同社Advanced Technology DevelopmentのHongsik Jeong氏が「Future prospect of new emerging Nonvolatile RAM」と題して講演し，FeRAM，MRAM，PRAMの技術的な特性に関する見方を述べた。

FeRAMとMRAMは，フラッシュ・メモリーに比べて大容量化が難しいという点から，単体メモリーとしての実用化を予定していない。

このうちFeRAMは低消費電力や混載時の追加マスク枚数の少なさから，MRAMは高速性から，それぞれの特徴を生かした混載メモリーには向くと見ている。

PRAMに関しては，NOR型の微細化が難しくなると見られる32nm以降においても，微細化できることから，“ポスト・フラッシュ”として有力とする。

ReRAMに関しては，今回の講演では触れなかったが，これら三つの技術と比べて研究の早期段階にあるとしている。

では，なぜ同社がFeRAMやMRAMの開発を継続するのか。
新材料や新たな記録技術の登場によって，これらの技術にもフラッシュの後継になれる可能性があるからという。

例えば，MRAM向けには，2010年以降に実用化される可能性のあるスピン・エレクトロニクス技術を応用できる。　同氏によると，スピン・エレクトロニクス技術によって今は有力視していないMRAMにもフラッシュの後を継げるチャンスが出てくるという。

ただし，現在まで同社自身でスピン・エレクトロニクスの開発してない。

(Source from techon.nikkeibp) (Jul 26,2005)
http://techon.nikkeibp.co.jp/article/NEWS/20050726/107074/

エルピーダ-00I-不揮発メモリ ⑳+5 「RRAM」(2002年末～2003年)

Mon, 12 Dec 2005 10:02:26 +0900

「RRAM」続報，ミソはCMR素子にあり
(Dec 10,2002)

シャープなどが開発した「RRAM(Resistance RAM)」は，電圧パルスを加えることで抵抗値が大幅に変わるCMR（Colossal magnetoresistive）と呼ぶ材料を記憶素子に使う。

これは，同社と共同開発している米University of Houstonが2000年3月に論文発表するなどし，不揮発性メモリーへ応用できる可能性を示唆していた材料である。

その際には，PLD（pulsed laser deposition）を用いてCMRを形成していた。

今回シャープなどは，PLDに加えて，量産に適したMODを利用して，CMRをSiウエーハ上に，不揮発性メモリーとして試作した。
CMR材料の組成はPCMO（Pr0.7Ca0.3MnO3）である。

MODによるメモリー・セルの基本構造は，SiO2膜のあるSi基板上に，下部電極Ptと上部電極Ptではさみ込んだPCMOを形成させた格好を採る。
PCMOの厚さは100～200nsとした。
この上部電極と下部電極の間に印加する電圧パルスによって，CMRの抵抗値を変化。

例えば,正の単極性パルスをかけるとセット,負極性パルスをかけるとリセットできる。
いずれもパルス幅は数ns～数千nsである。

(Source from techon.nikkeibp) (Dec 10,2002)
http://techon.nikkeibp.co.jp/members/01db/200212/1016167/

==

「RRAM」続報，まずは64ビット品を試作
(Dec 10,2002)

シャープなどは，
「RRAM(Resistance RAM)」を用いて64ビットの不揮発性RAMを開発した。

評価用である。0.5μm CMOS技術を使い，セル寸法は0.8×0.8μm2である。

試作したチップを使って，書き込みとリセットを繰り返した。

書き込み時にはワード線に7Vをかけた状態で,パルス幅100nsで振幅5Vのパルスを印加。

リセット時には，100nsで5Vのパルスをトランジスタのソースにかけた。

また，パルスを繰り返し印加することで，多値化が可能になることも示した。

この講演後，発表者の周りを，日米欧のメモリー研究者ら10人近くが取り囲み，
30分以上にわたって質問攻めにしていた。

CMRの原理や特性など基本的な点に関して半信半疑で尋ねていた。

なお講演者は製品化時期についての質問には，明確に答えていない。
この発表を聞いた国内のメモリー研究者は

「新材料を使うとなれば，実用化には相当時間がかかるはず」と述べていた。

(Source from techon.nikkeibp) (Dec 10,2002)
http://techon.nikkeibp.co.jp/members/01db/200212/1016168/

==

「NOR型フラッシュの後を継ぐのは…」～シャープ
(Jan 10,2003)

シャープで，技術開発とIC事業を統括する三坂重雄副社長は，
2003年1月10日に東京都内で開催した「年頭記者会見」で，
半導体事業において不揮発性メモリーが必須になるとの考えを述べた。

低消費電力化が必要な携帯電話機や携帯型情報機器を販売しているためである。

同社の不揮発性メモリー事業は，現在のところ，NOR型フラッシュ・メモリーが中心だがその次の手駒も考えている。
FeRAM（強誘電体メモリー）などである。
ただし「FeRAMは小容量に限定されていることから，ハード・ディスク装置を代替できるような大容量向けには別の技術を模索する必要がある」と三坂氏は言う。

そうした候補の一つとして「RRAM」などを挙げる。

RRAMは，
パルスの印加によって抵抗値が大幅に変わるCMR効果を利用した不揮発性メモリー。

(Source from techon.nikkeibp) (Jan 10,2003)
http://techon.nikkeibp.co.jp/members/01db/200301/1016226/

==

米IBMが「RRAM」を披露，動作原理を解明し実用化へ
(Au 24,2004)

米IBM Corp.のスイスZurich Research Laboratoryは，
記憶素子に高温超電導材料を使った不揮発性メモリーについて発表した。

記憶素子に電流パルスを与えることで抵抗値を大幅に変化させることができる現象を利用して，2値以上のデータを不揮発に記憶する。

電気パルスによる記憶素子の抵抗値変化を利用した不揮発性メモリーは，
「2003 IEDM」でシャープが米Sharp Laboratories of America，米Houston Universityと共同発表した「RRAM（resistive RAM）」が，半導体業界では広く知られている。

IBMは，すでにこれまで4～5年間の研究を続けてきており，2000年には学会誌への投稿を通じて研究成果を発表していた。　今回は，記憶素子の材料を明確にしたうえで，抵抗値が大きく変わる現象を確認したこと，加速度試験によらない室温での抵抗値変化から少なくとも試験を実施した4年間は不揮発性を維持できていることを明らかにした。

ただし，なぜ記憶素子の抵抗値変化が生じるかについては，その可能性を挙げるにとどめて依然として不明であるとした。IBMは実用化に向けて今後も開発を継続していく方針である。

(Source from techon.nikkeibp) (Au 24,2004)
http://techon.nikkeibp.co.jp/members/NMDNEWS/20040824/105063/

==

「RRAM」は本物か，韓国Samsungも発表
(Dec 17,2004)

「2004 IEDM」では，韓国Samsung Electronics Co., Ltd.が，
次世代の不揮発性メモリー「RRAM（resistive RAM）」について発表した。

FeRAM（強誘電体メモリー），
PRAM（相変化メモリー），
MRAM（magnetoresistive RAM）と幅広く新型不揮発性メモリー
を研究・開発してきた同社が，新たな道を模索し始めている。

講演は，“Highly Scalable Non-volatile Resistive Memory Using Simple Binary Oxide Driven by Asymmetric Unipolar Voltage Pulses”と題する。
電界誘起巨大抵抗変化CER（Colossal Electro-Resistance）効果を応用した不揮発性メモリーに関する発表だった。
CERは，記憶素子に電気パルスを与えることで電気抵抗値を大幅に変化させる効果。

抵抗値は，電源を切っても変化しないため，不揮発性メモリーに応用できる。
多値化によって低コスト化しやすい上，高速かつ低消費電力にできる可能性があり，単体と混載の両方に使える。
今回Samsungは，同様の不揮発性メモリーを開発中のシャープとは異なる材料からCER効果を実現している。

産業技術総合研究所は、
「RRAMの基礎となるCER効果の機構解明とその原理に基づく材料研究を進める」

(Source from techon.nikkeibp) (Au 24,2004)
http://techon.nikkeibp.co.jp/members/NMDNEWS/20041217/106927/

エルピーダ-00I-不揮発メモリ ⑳+4 「RRAM」 (2001～2002)

Mon, 12 Dec 2005 10:02:05 +0900

(写真)　RRAMのメモリ・セル
PCMOはCMR膜である。この図は1R1T構造のセルが2つ入っている。
（図：Sharp Laboratories of America社など）

シャープが不揮発性RAMとして磁気抵抗を使った「RRAM」を発表
(Sep 04,2002)

12月に開かれるIEDM（International Electron Devices Meeting）では，
「究極の不揮発性メモリー」や
「フラッシュと相変化メモリー」のセッションなどが独立することになった。

新機構，新材料のメモリー開発が激化していることを反映した。
中でも韓国Samsung Electronics Co., Ltd.は
MRAM，強誘電体メモリー（FeRAM），NAND型フラッシュ・メモリー新技術を披露。

「究極の不揮発性メモリー」のセッションでは5件登場する。
混載向けの4Mビットの強誘電体メモリーを

米Texas Instruments Inc.，米Agilent Technologies社，米Ramtron International Corp.が共同で発表する。　0.13μmルール。　CuとSiOFを使った5層配線。

富士通と富士通研究所は，同様に混載向けの4Mビット FeRAMを発表する。　スイッチング電荷が大きく，データ保持特性が良好で，しかもインプリント効果への耐性が高いことを示す。

沖電気工業とソニーは共同で，CMOSロジックと互換性のあるFeRAM向けの新しいスタック・キャパシタ・セルを示す。

Samsungは，将来の「1トランジスタ+1キャパシタ」方式のFeRAM技術について示す。　またSamsungなどは，新しい参照セル方式を使った64KビットのMRAM（magnetic RAM）についても報告する。

「フラッシュと相変化メモリー」のセッションでは，4件登場する。
Samsungは2GビットのNAND型フラッシュ・メモリーを発表する。　チップを試作している。　90nm技術を使い，セル面積は0.044μm2を達成した。

伊仏STMicroelectronics社は，相変化メモリーに関してセルのElectronic Switching効果を報告する。

米Motorola社は，混載向けに90nmのSONOS方式の不揮発性メモリーを示す。

書き込みはホット・エレクトロン，消去はトンネル電流を使う。

台湾Macronix International Co., Ltd.などは，2ビット/セルのフラッシュ・メモリーを発表する。

このほか上記セッションではないが，
不揮発性RAMとして磁気抵抗を使った「RRAM」をシャープが示す。

(Source from techon.nikkeibp) (Sep 04,2002)
http://techon.nikkeibp.co.jp/members/01db/200209/1015949/

==

「MRAMより優れる」不揮発性メモリ「RRAM」をシャープが発表

抵抗変化率が10倍～1000倍と大きい
(Dec 10,2002)

2002年12月9日から開催されている半導体製造技術の国際学会
「2002 IEDM（IEEE International Electron Devices Meeting）」において，

米Sharp Laboratories of Americaとシャープ,米University of Houstonが共同，
高抵抗状態と低抵抗状態の抵抗変化率を室温で10倍～1000倍にできる可能性を持つ不揮発性メモリ「Resistance RAM（RRAM）」を発表した。

記憶素子としてCMR（Colossal Magnetoresistive ）薄膜を使うことで実現した。
2005年～2006年にエンジニアリング・サンプルを出荷できる体制を整えるべく今後研究開発を進めるとする。

RRAMは記憶素子にCMR膜を使っているが，その動作原理はMRAMと大きく異なる。

MRAMはいわゆる電流駆動型のメモリであり，配線に定電流を流して磁界を発生させ，素子のデータを書き換える。　これに対し，RRAMは電圧駆動型であり，その意味ではDRAMやFeRAMに近い（ただし，RRAMは非破壊読み出し）。

具体的には，上部電極（Pt）と下部電極（Pt）の間に膜厚200nm程度のCMR膜を挟む。　上部電極と下部電極に印加する電圧やパルス幅を制御することで，CMR膜の抵抗率を変化させる。　書き込み電圧を例えば+4.8Vに定めて，現在の情報が『0』（低抵抗状態）のセルに『1』の情報を書き込むとする。　書き込みのパルス幅をいろいろと変化させて実験すると，CMR膜の抵抗率が30倍～200倍に跳ね上がるパルス幅の領域があることを同社らは見出した。　この領域は非常に広い。　スピンコーティング法で作製したCMR素子では，パルス幅が100ns程度～4μs程度までの広い領域でこうした現象を確認できたという。

この抵抗変化率をメモリに応用できるとする。
印加電圧とパルス幅を制御することで，CMR膜の抵抗値をアナログ的に変更できるため，RRAMは多値化（multi level cell）にも向くという。
「2ビット/セルは比較的簡単に実現できる。3ビット/セルもそれほど難しくない」
（Sharp Laboratories of America）

こうした特徴を備えることでMRAMを上回る高集積化が可能になると主張する。

RRAMは電圧駆動型であるため，
メモリ・セルへの書き込み時の消費電流がMRAMより大幅に小さいという。
設計ルールが0.5μmの世代に相当するメモリ・セル面積（0.8×0.8μm2）におけるRRAMのセル書き込み電流は約200μAという。
しかも，メモリ・セル面積の縮小とともに必要な書き込み電流は減っていく。

こうした利点は，0.1μm世代でのセル書き込み電流が数mA程度と大きくなる可能性があり，かつセル面積の縮小とともに書き込み電流がさらに増大する方向である現在のMRAMとは対照的である。

さらに，Sharp Laboratories of America社によれば，
RRAMはMRAMに比べて製造プロセスがシンプルであり，論理LSIにも混載しやすい。

数nmの薄層を何重にも積層するMRAMと比べて，RRAMでは膜厚が200nmと厚いCMR膜を上部電極と下部電極で挟むだけの構造を採るからだ。

RRAMでは大きく2種類のメモリ・セル構造を想定する。

1つは，CMR膜を利用した1個の抵抗素子（R）と1個のダイオードを組み合わせる1R1D構造。　理論的なメモリ・セル面積が4F2（Fは最小加工寸法）と小さい。

1つは，CMR膜を利用した1個の抵抗素子（R）と1個のトランジスタを組み合わせる1R1T構造。1R1D構造より速度性能を高めやすい。

Sharp Laboratories of America社は今回，0.5μm世代のCMOSプロセスを使って64ビットのメモリ・アレイを試作した。　セル構造は1R1Tである。　メモリ・セル面積は0.8×0.8μm2。　試作したメモリ・アレイにおいて，低抵抗状態と高抵抗状態の抵抗変化率が約200倍あることを確認したという。

(Source from techon.nikkeibp) (Dec 10,2002)
http://techon.nikkeibp.co.jp/members/01db/200212/1001116/

==

「可能性を秘めた、不揮発性メモリー」登場
(Dec 10,2002)

「とんでもない可能性を秘めたメモリーだ」。

国内のフラッシュ・メモリー研究者にこう言わしめた
不揮発性メモリーが「IEDM 2002」に登場した。

米Sharp Laboratories of Americaと
シャープ，
米University of Houstonが共同発表した「RRAM(Resistance RAM)」。

原理的には，次世代の不揮発性メモリーとされるMRAM（Magnetic RAM）に似ているが，その潜在力はMRAMをはるかに上回る。
その上，4F^2または6F^2と小さなセル寸法で構成できる。

読み出し時間，書き込み時間，消去時間は，それぞれ20ns，10ns，30nsにでき，いずれも高速DRAM並みかそれ以上である。これだけならMRAMと同等レベルだが，MRAMにはない利点も持つ。

一つは，多値化が可能なこと。
これはMRAMの"1"と"0"の読み出し余裕度（マージン）を左右するMR比がせいぜい40％前後（1.4倍前後）であるのに対し，RRAMでは1000倍以上とケタ違いに大きいためである。
多値化によって，ビット・コストを劇的に下げられる可能性が出てくる。

二つ目は，微細化に対応しやすいこと。
これは書き込みにパルス状の電圧を用いるためである。
MRAMは電流を使って磁気スピンの向きを制御するが，設計ルールを縮小してもこの電流を小さくできず，これが微細化を妨げていた。
RRAMでは，電流書き込みが原因の微細化の壁に阻まれることがない。
その代わりに，現在4.5Ｖ以上の書き込み電圧が必要となるが，これは10Ｖ前後の書き込み電圧が必要なフラッシュ・メモリーに比べて低い。
フラッシュ・メモリー向けの昇圧回路や素子分離技術を活用すれば，原理的には今後の微細化にも対応できると見られる。
また，書き込み電圧の低電圧化も見込める。

さらに電圧で書き込むために，書き込み時の消費電流も小さくできる。

(Source from techon.nikkeibp) (Dec 10,2002)
http://techon.nikkeibp.co.jp/members/01db/200212/1016166/